實際應(yīng)用中Oscillator低壓差分輸出信號如何實現(xiàn)失效保護
來源：http://sanctuaryinlakeelmo.com 作者：億金電子 2020年09月09
實際應(yīng)用中Oscillator低壓差分輸出信號如何實現(xiàn)失效保護
LVDS低壓差分輸出信號通常由差分晶振輸出的,不過隨著晶振生產(chǎn)技術(shù)的提升,現(xiàn)今普通有源晶振也支持LVDS的差分信號輸出;雖然LVDS信號在性能,功耗,噪聲,EMI以及成本方面都有十分顯著的優(yōu)勢,但是在實際應(yīng)用中確實有一項大問題需要解決,那就是低壓差分輸出信號的失效保護,我們需要怎樣去實現(xiàn)這樣一個功能.
最近幾年,低壓差分信號(LVDS)的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費電子產(chǎn)品、高速計算機外設(shè)、通信/網(wǎng)絡(luò)以及無線基站等各個領(lǐng)域.據(jù)相關(guān)技術(shù)顯示LVDS信號相對于CMOS和TTL信號相比之下能夠提供更高的數(shù)據(jù)傳輸速率,其還有一個非常顯著的特點就是功耗極其低,這一特性非常切合當下電子產(chǎn)品的發(fā)展趨勢.那么失效電路應(yīng)該怎么設(shè)計呢?
大多數(shù)LVDS接收器都需要具有內(nèi)部或外部失效保護電路,以便在特定鏈路狀態(tài)下或出現(xiàn)故障時接收器的輸出能具有一個已知狀態(tài),通常為邏輯高電平.以下列出了需要失效保護的鏈路狀態(tài)或故障.
輸入開路:如果LVDS芯片具有多個接收端口,則未使用的接收器輸入必須保持開路狀態(tài),且輸出應(yīng)為穩(wěn)定的邏輯高電平.
輸入浮空:如果LVDS驅(qū)動器處于三態(tài)、驅(qū)動器斷電或鏈路斷開,LVDS必須具有穩(wěn)定的邏輯高電平輸出.
輸入短路:如果兩條平行LVDS電纜或引線短路,即出現(xiàn)連接故障,輸出應(yīng)為邏輯高電平.
同時,設(shè)計人員還希望即使在噪聲環(huán)境下也具有強大的失效保護功能,并要求它對正常狀態(tài)下的LVDS工作影響最小,可忽略不計.
而對于LVDS失效保護電路方面的問題,我們可以采用內(nèi)聯(lián)通道失效保護電路,內(nèi)部通道失效保護電路的設(shè)計與外部偏置電路類似,只是該電路將R1和R2集成在LVDS接收器內(nèi)部,使VID的偏移量成為一個內(nèi)置電壓源.如下圖所示:
進行內(nèi)部通道電路設(shè)計時,選取R1和R2的值,使VID的內(nèi)部偏移量在30mV與50mV之間.即使輸入短路,仍有正的VID偏移,這樣,在上述三種狀態(tài)下或需要失效保護時,都能夠?qū)⑤敵鲋脼檫壿嫺唠娖?但同時缺點也是明顯的,比如產(chǎn)生了一個不平衡的接收器門限,使占空比降低,抖動增加.
當然,除了內(nèi)聯(lián)通道電路設(shè)計模式之外,我們還可以使用外部偏置失效保護電路以及并聯(lián)失效保護電路,這三種方式各有千秋,具體選擇則是看用戶實際需求;外部偏置失效保護電路需要使用到外部偏置電阻,同時對PCB設(shè)計板也會占用一定空間,同時并聯(lián)失效保護電路會造成一定的時延.
所以,這所有的失效電路保護方式都存在一定的缺陷,還有待改進;或許未來隨著晶振生產(chǎn)廠商的生產(chǎn)技術(shù)提升,會出現(xiàn)相應(yīng)問題的解決方案,但是目前我們只能就實際問題對LVDS低壓差分信號設(shè)置失效保護電路,以確保輸出信號能夠正常提供支持.
實際應(yīng)用中Oscillator低壓差分輸出信號如何實現(xiàn)失效保護
LVDS低壓差分輸出信號通常由差分晶振輸出的,不過隨著晶振生產(chǎn)技術(shù)的提升,現(xiàn)今普通有源晶振也支持LVDS的差分信號輸出;雖然LVDS信號在性能,功耗,噪聲,EMI以及成本方面都有十分顯著的優(yōu)勢,但是在實際應(yīng)用中確實有一項大問題需要解決,那就是低壓差分輸出信號的失效保護,我們需要怎樣去實現(xiàn)這樣一個功能.
最近幾年,低壓差分信號(LVDS)的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費電子產(chǎn)品、高速計算機外設(shè)、通信/網(wǎng)絡(luò)以及無線基站等各個領(lǐng)域.據(jù)相關(guān)技術(shù)顯示LVDS信號相對于CMOS和TTL信號相比之下能夠提供更高的數(shù)據(jù)傳輸速率,其還有一個非常顯著的特點就是功耗極其低,這一特性非常切合當下電子產(chǎn)品的發(fā)展趨勢.那么失效電路應(yīng)該怎么設(shè)計呢?
大多數(shù)LVDS接收器都需要具有內(nèi)部或外部失效保護電路,以便在特定鏈路狀態(tài)下或出現(xiàn)故障時接收器的輸出能具有一個已知狀態(tài),通常為邏輯高電平.以下列出了需要失效保護的鏈路狀態(tài)或故障.
輸入開路:如果LVDS芯片具有多個接收端口,則未使用的接收器輸入必須保持開路狀態(tài),且輸出應(yīng)為穩(wěn)定的邏輯高電平.
輸入浮空:如果LVDS驅(qū)動器處于三態(tài)、驅(qū)動器斷電或鏈路斷開,LVDS必須具有穩(wěn)定的邏輯高電平輸出.
輸入短路:如果兩條平行LVDS電纜或引線短路,即出現(xiàn)連接故障,輸出應(yīng)為邏輯高電平.
同時,設(shè)計人員還希望即使在噪聲環(huán)境下也具有強大的失效保護功能,并要求它對正常狀態(tài)下的LVDS工作影響最小,可忽略不計.
而對于LVDS失效保護電路方面的問題,我們可以采用內(nèi)聯(lián)通道失效保護電路,內(nèi)部通道失效保護電路的設(shè)計與外部偏置電路類似,只是該電路將R1和R2集成在LVDS接收器內(nèi)部,使VID的偏移量成為一個內(nèi)置電壓源.如下圖所示:
當然,除了內(nèi)聯(lián)通道電路設(shè)計模式之外,我們還可以使用外部偏置失效保護電路以及并聯(lián)失效保護電路,這三種方式各有千秋,具體選擇則是看用戶實際需求;外部偏置失效保護電路需要使用到外部偏置電阻,同時對PCB設(shè)計板也會占用一定空間,同時并聯(lián)失效保護電路會造成一定的時延.
實際應(yīng)用中Oscillator低壓差分輸出信號如何實現(xiàn)失效保護
正在載入評論數(shù)據(jù)...
相關(guān)資訊
- [2024-12-19]金融網(wǎng)絡(luò)同步計時
- [2024-12-17]SiTime 的 MEMS First 和 EpiSeal 工...
- [2024-12-16]用于戰(zhàn)術(shù)Manpack無線電的MEMS定時解決...
- [2024-12-13]ODU的SiTime MEMS時序解決方案
- [2024-12-12]用于超聲波鏡頭清潔的 MEMS 定時
- [2024-12-12]SiTime用于汽車攝像頭的 MEMS 時序解...
- [2024-12-11]儲能系統(tǒng)(ESS)的MEMS時序
- [2024-12-11]SiTime MEMS 定時用于智能電表
銷售代表
